49 日本国特許庁 (JP)

40特許出願公開

♥公開特許公報(A)

昭57-14922

⑤Int. Cl.³G 06 F 1/04

13/00

境別記号

庁内整理番号 6974-5B 7361-5B ❸公開 昭和57年(1982) 1月26日

発明の数 1 審査請求 未請求

(全 3 頁)

⊗記憶装置

題 昭55-89232

②出

创特

图55(1980)7月2日

の発 明 者 田栗順一

秦野市堀山下 1 番地株式会社日

立製作所神奈川工場內

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

香1号

②代 理 人 弁理士 等田利幸

## 4 8

- 1 発明の名称 記憶装置
- 2 符許請求の範囲 .

中央処理英雄の基本タロックに同項して動作 する記憶表徴にかいて、インタフェースを号の 文信かよび送信のタロックを上記基本タロック から最初するタロック、セレクタと、紋タロッ クの最初条件が外額から設定されることによう 以通れ条件で上記タロック・セレクタを調如す る構成制機レジスタとを、複数組設けることを 特数とする記憶必要。

5・ 名別の弁照な点別

本名明は、地は民成(以下MSと記す)に現し 所にインタフェース番号の受信かよび遺信タロ ・クを自由に選択できるMSに関するものである。 中央処理版を(以下 CPO と記す)の基本タロ ・タに問初してインタフェース電号の受信かよ び遺信動作を行うMSにかいては、 CPO のマシン サイタル、かよび CPU とMS の間のケーブル長等 による遅れを分成して、 CPU と MS 間の仮過時間 を、½、½、½、 または½ マンン・サイク ~等のうちの何れかに決定している。

インタフェース送信ラップ 5 は、この一選の 動作の報告情報をタロ.c タ信号(jにより = 本の インタフェース信号 5。(1-=) として CPU4 に送 はする。 は1回の場合、インタフェース交回ラッチ 2 シェびインタフェース送回ラッチ 3 のラッチ・ クロック ii、ij は、各々 CPU6 のタロック発生 四10から分配されたタロッタが使用され、CPU6 ドンけるインタフェース信号の送信シェび受信 タロックに対し、CPU6 と MS1 間の転送時間( ソイ、ア、シィュたはシィマン・サイタル等) だけずらしたタコックが用いられる。

このように、在来は、ASCおけるインタフェース信号の交信からび送信のターックが、ハートウェアにより固定されているため、マシン・サイタルの変更が発生した場合、ハードウエアの大幅な変更が必要である。また、マシン・サイタルは大は変度ケーブル長の具なる他のCPU からMS を共用することが不可能であり、MS は特定のCPU 専用になっている。

本発明の目的は、このような従来の問題を解 戻するため、インタフェース系の時間関係に論 場的な自由度を与え、ペードウエアを変更する としなくマシン・ナイタルの異なる多数のCPO
への数配、シよびインタフェース系の時間異像
の数更を可能にしたMSを提供することにある。
本発明のMSは、インタで、大変でののではから、インタを決定する。
なが送信のタイミングを決定する。
なが送信のタイミングを決定する。
なが送信のタイミングを決定する。
なが送信のタイミングを決定する。
なが送信のタイミングを決定する。
なが送信のタイミングを決定する。
ないのもいののでは、この異な気仰レジスタ
に外部から観視情報を書き込むことにより、インタフェース信号の交信、送信タロックを送れ

以下、本発明の英期例を、第2回により以明 する。

#51 は、使来と同じぐ、インタフェース交信
ラッテ 2、インタフェース送信ラッテ 3、終初

84 かよび記憶 85 を信え、CPU6 に要視される。
CPU6 から最近された。本のインタフェース信号・
51(1-4)は、各4クロックは号(1)でインタフェース交信ラッテ 2 にラッテされる。このラッテ情報により、制御数4 かよび記憶 85 が動作

ナる.

インチフェース送信ラッチ 5 位、 Cの一連の 当作の報告情報を、クロック信号(パにより = 本 のインタフェース信号 5。(1-=) として CPU6 に 法信する。

WS1 は、これらの他に構皮制御レジスタイン よびタロック、セレタタをを個えてかり、イン タフエース受信ラッチをかよびインタフエース 送信ラッチをのラッチ・タロックは、各々タロ ック・セレタタをにより検理的に思訳されたター ロックにまたはいを受ける。また、このクロッ ク、セレタタをによる特殊的なタロック選択は 成成制御レジスタイへの選択条件の書き込みは スキャン・インまたはパネルのスイッチ操作等 のほとの方法により実行可能である。

なか、人出力インタフェース医号に対し、これらの解皮制御レジスタ1、 クロック・セレタタ 6 は複数値用量されてかり、各々構成制御レジスタ1への番を込みにより、インタフェース

信号の交信をよび必信クロックを絵理的に自由 に選択することが可能である。

以上記明したように、本発明によれば、23のインメフェースほうの交信をよび送信タロックを加速的に自由に選択できるため、マシン・サイクルまたは使促ケーブル長の具なる他のCPUによる23の共用が可能であり、また特定のCPOと形成された状態では、マシン・サイタルの変更、各るいはメモリネーブル長の歌に、ハードウェアを変更する公民でい。さらに、試験的にタロックサル状態を簡単に行うことができる。

## 4 函数の簡単な反射

「男」のなな来の#5 とCPU との表次数、新 2 四 は本発明の実施例を示す#5 とCPU との表現的である。

(… 記憶模量 ( #3 ) 2 … インチフェース ウロフェナ


5 ….インチフェース送ほう・ナ

14京昭57- 14922(3)

5 … 記憶器

Si(t-a)…インタフエース受信哲寺

Si (1-a)…インタフエース送住住号



\* 2 D

